PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-231534

(43)Date of publication of application: 22.08.2000

(51)Int.CI.

G06F 13/16 GO6F

(21)Application number: 2000-012794

(71)Applicant: INTERNATL BUSINESS MACH

CORP <IBM>

(22)Date of filing:

21.01.2000

(72)Inventor: DELL TIMOTHY J

STEVEN A GRANDON MARK W KELLOGG

(30)Priority

Priority number: 99 240647

Priority date: 29.01.1999


Priority country: US

(54) PLURAL MEMORY STORAGE DEVICES AND DATA BUS STRUCTURE TO BE USED TOGETHER WITH DRIVER/RECEIVER TECHNIQUE AND METHOD FOR OPERATING THE SAME STRUCTURE

(57) Abstract:

PROBLEM TO BE SOLVED: To obtain a single memory system which can be applied to either a 3.3V DIM or a DDR DIMM by allowing a data storage device to selectively apply each termination to each data inquiry line as necessary.

SOLUTION: A DIM identifying circuit means 77 is provided in a memory controller 16b for identifying the kind of a DIMM inserted into a memory 10, and for transmitting a switch activation pulse through a strobe line 78 to termination boards 67 and 68 when it is judged that a DDR DIMM is inserted into the memory 10. The DIMM is provided with an identifying means such as a PROM circuit to be integrated into each DIMM at the time of manufacturing regardless of the kind of the DIMM, that is, 3.3V DIMM or DDR DIMM. Therefore, the kind of the DIMM inserted into the memory 10, that is, 3.3V DIMM or DDR DIMM can be identified by the DIMM identifying circuit means 77.



LEGAL STATUS

[Date of request for examination]

21.01.2000

[Date of sending the examiner's decision of

22.04.2003

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

Statistics.

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出廣公開番号 特開2000-231534 (P2000-231534A)

(43)公開日 平成12年8月22日(2000.8,22)

(51) Int.Cl.7

體別配骨

FΙ

テーマコード(参考)

G06F 13/16 3/00

510

G06F 13/16 3/00 510A K

審査 翻求 有 請求項の数17 OL (全 12 頁)

(21)出願番号

特顧2000-12794(P2000-12794)

(22)出願日

平成12年1月21日(2000.1.21)

(31)優先権主張番号 09/240647

(32)優先日

平成11年1月29日(1999.1.29)

(33)優先權主張国 米国(US) (71)出願人 390009531

インターナショナル・ビジネス・マシーン

ズ・コーポレーション

INTERNATIONAL BUSIN

ESS MASCHINES CORPO

RATION

アメリカ合衆国10504、ニューヨーク州

アーモンク (番地なし)

(72)発明者 ティモシー・ジェイ・デル

アメリカ合衆国05446 パーモント州コル

チェスター パークウッド・ドライブ9

(74)代理人 100086243

弁理士 坂口 博 (外1名)


最終頁に続く

(54) 【発明の名称】 複数のメモリ記憶装置およびドライバ・レシーバ技術と共に使用するためのデータ・バス構造お よびそのような構造を動作させる方法

(57)【要約】

【課題】 電子データ記憶システムに関し、具体的に は、選択的に終端を設けることができ、これによって、 データ記憶メモリに、データ問合せ線が開放端すなわち 終端なしであることを必要とするモジュールまたはデー タ・パスが終端されることを必要とするモジュールのい ずれかを使用することができるようにするデータ・バス を設けられた電子データ記憶システムを提供することに ある。

【解決手段】 これは、(3.3V) レシーバ/ドライ パ回路とダブル・レート(DDR) レシーバノドライバ 回路の両方を有する、メモリ記憶システム内で使用され るプロセッサ回路と、メモリ・システム内でそれに結合 されたDIMMの種類を識別するための手段と、識別さ れたDIMMのアクセスに必要なレシーパ/ドライバ回 路を選択するための手段と、選択されたレシーバ/ドラ イバ回路を識別されたDIMMに相互接続するデータ問 合せ線に終端を追加または除去するための手段とを提供 することによって達成される。



1

【特許請求の銃囲】

【請求項1】データ・バスを介してデータ記憶メモリ・ デバイスにアクセスするためのデータ記憶システムであ って、

メモリ記憶装置と、

前記メモリ記憶装置を挿入された複数のデータ記憶装置

メモリ・コントローラと、

前記メモリ・コントローラを前記データ記憶装置に結合 する複数のデータ問合せ線を含むデータ・バスと、 複数のデータ線終端と、

前記メモリ記憶装置を挿入された前記データ記憶装置が 必要とする時に前記データ問合せ線のうちのそれぞれの 1つに前記終端のそれぞれの1つを選択的に適用するた めに前記メモリ・コントローラに結合された手段とを含 むデータ記憶システム。

【請求項2】前記終端が前記データ問合せ線に結合され る時に、前記データ問合せ線の電圧レベルを変更するた めに、前記データ問合せ線のそれぞれの1つに結合され た前記終端に結合された電圧手段をさらに設けられる、 請求項1に記載のデータ記憶システム。

【請求項3】前記メモリ・コントローラを前記データ記 憶装置に結合するアドレス・バスおよびコマンド・バス と、

前記データ・バス、アドレス・パスおよびコマンド・バ スの電圧レベルを変更するための手段とをさらに設けら れる、請求項1に記載のデータ記憶システム。

【請求項4】前記メモリ・コントローラが、複数のレシ ーバ/ドライバ回路の組と、前記データ記憶システム内 のビット記憶デバイスの種類を判定するための手段とを 30 問合せ線のデータ問合せ線のそれぞれと、 結合される請求項3に記載のデータ記憶システム。

【請求項5】前記レシーバ/ドライバ回路の各組が、1 組のレシーバ/ドライバ回路を含み、前記組の一方のレ シーバ/ドライバ回路が、3.3V DIMMと共に動 作するために設計され、前記組の他方のレシーバノドラ イバ回路が、DDR DIMMと共に動作するために設 計される請求項4に記載のデータ記憶システム。

【請求項6】各データ問合せ線が、前記データ記憶シス テム内のそれぞれのピット記憶デバイスと、選択回路を ッチを介して並列線終端とに結合される請求項4に記載 のデータ記憶システム。

【請求項1】前記レシーバ/ドライバ回路の各組が、選 択回路を介してそれぞれのデータ問合せ線に結合される 請求項5に記載のデータ記憶システム。

【請求項8】各選択回路が、マルチプレクサである請求 項7に記載のデータ記憶システム。

【請求項9】各選択回路が、比較器である請求項7に記 載のデータ記憶システム。

【請求項10】前記メモリ・コントローラが、

データ問合せ線を介して前記メモリに結合された、複数 の低電圧レシーバ/ドライバ回路およびダブル・レート ・レシーバ/ドライバ回路の両方と、

前記メモリ内のDIMMの種類を識別するための手段

前記職別されたDIMMにアクセスするために、低電圧 レシーパ/ドライバ回路またはダブル・レート・レシー メノドライバ回路のいずれかを選択するための手段と、 前記選択されたレシーバ・ドライバ回路を識別されたD 10 IMMに相互接続する前記データ問合せ線に、前記識別 されたDIMMが終端を必要とする時に、終端を追加ま たは除去するための手段とを含む請求項3に記載のデー 夕記憶システム。

【請求項11】データ・バスを介してデータ記憶メモリ ・デバイスにアクセスするためのデータ記憶システムで

メモリ記憶装置と、

選択されたデータ・インターフェース電圧レベルを有 し、前記メモリ記憶装置を挿入された複数のデータ記憶 20 装置と、

メモリ・コントローラと、

複数の並列終端と、

前記メモリ・コントローラに結合された複数のレシーバ /ドライバ回路と、

前記レシーパ/ドライバ回路と前記データ記憶装置との 間に結合された複数のデータ問合せ線を含むデータ・バ スと、

近端をそれぞれのレシーバ・ドライバに結合され、遠端 を前記データ記憶装置に結合された、前記複数のデータ

終端が前記メモリ記憶装置を挿入された前記メモリ記憶 装置によって要求された時に、前記データ問合せ線のそ れぞれの遠端にそれぞれの並列終端を選択的に適用する ために前記メモリ・コントローラに結合された手段とを 含むデータ記憶システム。

【請求項12】複数のデータ記憶メモリ・モジュールか らなるメモリと、

メモリ・コントローラと、

前記データ記憶モジュールと前記メモリ・コントローラ 介してレシーバ/ドライバ回路のそれぞれの組と、スイ 40 との間に結合された複数のデータ問合せ線からなるデー タ・バスと、

> 前記データ問合せ線に終端を選択的に提供し、これによ って、前記データ記憶メモリ・モジュールが、前記デー 夕問合せ線が開放端であることを必要とするモジュール または前記データ・バスが終端されることを必要とする モジュールのいずれかを使用することを可能にするため の手段とを含むデータ記憶システム。

> 【請求項13】前記メモリ・コントローラが、レシーバ /ドライバ回路の複数の組を含み、

50 レシーバ/ドライバ回路の各組が、第1のレシーバ/ド

ライバ回路と第2のレシーバ/ドライバ回路とを含み、 前記メモリ・コントローラが、

前記データ記憶システム内でそれに結合されたDIMM の種類を識別するための手段と、

前記職別されたDIMMへのアクセスのために必要な、 レシーバ/ドライバ回路の各組の前記第1のレシーバ/ ドライバ回路またはレシーバ/ドライバ回路の各組の前 記第2のレシーバノドライバ回路のいずれかを選択する ための、レシーバ/ドライバ回路の各組に結合された手 段と、

前記データ問合せ線上の終端を必要とする記憶装置に前 記データ記憶システムがアクセスできるようにするため に、前記データ問合せ線に終端を追加するための手段と を含む請求項11に記載のデータ記憶システム。

【請求項14】前記メモリ・コントローラが、さらに、 前記メモリに結合された、アドレス・バスおよび制御バ スと、

異なる電圧レベルにセットすることのできるアドレス・ バスおよび制御バス・ドライバと、各組が3.3V D ーパ/ドライバを含むレシーバ/ドライバ回路の組と、 前記メモリに挿入された記憶装置の種類を識別するため の識別回路手段と、

それぞれの並列終端を各データ問合せ線の端に結合する ためにビット・スイッチを活動化するための手段とを含 む請求項12に記載のデータ記憶システム。

【請求項15】前記識別回路手段が、比較器回路であ る、請求項14に記載のデータ記憶システム。

【請求項16】前記メモリ・コントローラ内の前記識別 ていることがわかった時に、ストローブ線を介して前記 終端にスイッチ活動化パルスも送る、請求項14に記載 のデータ記憶システム。

【請求項17】前記DIMMが、シリアル・プレゼンス ・デテクト (SPD) 識別手段を設けられる、請求項1 4に記載のデータ記憶システム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、全般的には、デー ス (読取または書込もしくはその両方) する電子データ 記憶システムに関し、具体的には、システム内で使用さ れるメモリ記憶デバイスの要求に応じて選択的に終端さ れるか開放端とすることのできるデータ・バスを介して 異なる種類のデータ記憶デバイスにアクセスすることの できる電子データ記憶システムと、そのような電子デー 夕記憶システムを動作させる方法に関する。

[0002]

【従来の技術】コンピュータ、ワーク・ステーション、 サーバおよび他のそのようなシステムを、本明細書では 50 になる。このボトルネックを除去するために、現在、メ

システムと総称するが、これらのシステムでは、メモリ ・モジュールなどの多数のデータ記憶メモリ・ユニット が使用される。各モジュールには、通常は、アクセスで きるすなわち、そこに書き込まれるビットにデータを書 き込み、そこからデータを読み取ることができる、複数 の個々の記憶ビットが含まれる。これは、各モジュール 内の個々のデータ記憶ビットをメモリ・コントローラに 結合する複数のデータ問合せ線を含むデータ・バスを介 して、モジュール内の個々の記憶ビットに結合されたメ 10 モリ・コントローラを介してプロセッサによって達成さ れる。コンピュータおよびそこで使用されるプログラム のサイズと複雑さが増大するにつれて、よりよく高速の 性能すなわち、高速の読取と書込に対する産業界の需要 は、プロセッサ、メモリ・コントローラおよびメモリ・ モジュールの複数の異なる世代の作成によって満たされ てきた。

【0003】複数の個々のメモリ・ユニットから形成さ れるメモリ・モジュールは、多数の変化をこうむってき た。現在そのようなシステムで使用されているモジュー IMMレシーバ/ドライバおよびDDR DIMMレシ 20 ルは、通常は、一般にDIMM (Dual Inline Memory M odule) と呼ばれ、本明細書でもそのように呼称する二 重インライン・メモリ・モジュールであり、これらは、 互いに接続され、データ・ネットを形成するためにデー 夕問合せ線を介してメモリ・コントローラに結合され る。現在市場で入手可能なDIMMは、通常は168ピ ン、64ビット・モジュールであり、シングル・データ ・レート3. 3 V トランジスタ・トランジスタ・ロジッ ク(3.3V TTL)または3.3V相補形金属酸化 膜半導体(3.3V CMOS)レシーバおよびドライ 回路手段が、DDR DIMMが前記メモリに挿入され 30 バであり、本明細書では、これらを3.3V DIMM と総称する。これらの3.3V DIMMは、通常は、 終端なしのデータ・バスすなわち、開放端データ・バス または非終端データ・バスに接続される。したがって、 モジュール内の個々の記憶ビットとメモリ・コントロー ラの間のデータ・バス内のデータ問合せ線のそれぞれ は、一般に、開放端または非終端である。

【0004】プロセッサも改良され、その速度は大幅に 向上した。しかし、プロセッサ速度のこの向上は、可能 な最高速のシステム速度をもたらさなかった。というの タ・バスを介してデータ記憶メモリ・デバイスにアクセ 40 は、3.3V DIMMを挿入されたシステム・メモリ に対するメモリ・アクセス速度が、プロセッサからのフ ロントサイド・バス速度に制限されているからである。 最大の性能のために、システムのメイン・メモリは、フ ロントサイド・バス・クロック速度より高い速度で動作 しなければならない。というのは、システムの追加の構 成要素も、メモリ・システム・アクセス速度を制限する か、これによって制限される可能性があるからである。 メモリ・アクセス速度が低いと、高速のプロセッサ速度 を実現できず、したがって、これが深刻なボトルネック

6

モリ・クロック速度より高速でプロセッサにデータを供給することができる新しいDIMMモジュールを使用する解決策が提案されている。これらのDIMMは、ダブル・データ・レート(Double Data Rate(DDR))DIMMおよびクァドラブル・データ・レート(Quadruple Data Rate(QDR))DIMMとして既知である。本発明は、これらの新しいDIMMのいずれとも共に使用することができるので、以下では、これらをDDR「(Double Data Rate)DIMMと総称する。

【0005】DDR DIMMは、3.3V DIMM 10 が必要とするものより低い電圧(通常は2.5V)を必要とし、分岐接続ネットに配置された時には、シングル・エンド終端またはダブル・エンド終端のデータ・バスも必要とする。したがって、DDR DIMMは、開放端または非終端のデータ・バスを使用する古い3.3Vシステムとの互換性がない。そのようなDDR DIMMを使用することのできる新しいシステムは、現在開発されつつある。これらの新しいシステムは、これらのDDR DIMMを挿入された時に、3.3V DIMMを使用するシステムの少なくとも2倍のメモリ・アクセ 20 ス速度を有し、これによって、システム性能およびシステム速度を高める。

【0006】これらの新しいダブル・データ・レート (DDR) システムと古い低電圧システムは、すべてが DIMMを使用するが、新しいDDR DIMMはデー タ・パス終端と低電圧を必要とするので、DDR DI MM用に設計された新しいシステムで古い3.3V D IMMを使用することができなくなる。

【0007】コンピュータに対するさまざまな要求があるので、新しいシステムを導入する時には、製造業者は、願客の基礎を維持するために、新しいシステムを導入するのと同時に、古いシステムの製造を継続しなければならない。このため、製造業者は、新しいシステムの両方を供給するために、異なる部品を蓄えておく必要がある。このため、必要な部品の数が増え、これは、在庫、流通の問題を意味し、システムの組立での人的誤りの可能性も高まる。さらに、複数の部品は、特に類似している時に、最初のコンピュータの製造中と現場でのコンピュータの修理中の両方で混乱を引き起こす可能性がある。

【0008】さらに、これらの古いメモリへの大量の投資に起因して、多数のユーザは、新しいシステムにグレードアップする時に、グレードアップしようとしている新しいシステムで古いメモリが使用可能であることを要求する。

【0009】さらに、新しい改良されたDDR DIM Mシステムは、通常はコストが高く、当初は、必要な量を入手できない可能性がある。古い技術と新しい技術の両方に適応できるシステムを提供することによって、顧客がコストと性能に基づいて自分のシステムのメモリ部 50

分を構成できるようになるので、これらの問題が軽減さ れる。

【0010】したがって、新しいシステムは、この新しいDDRアプローチだけを使用するように構築することができるが、古い3.3V DIMMと新しいより低電圧でより高速のDDR DIMMの両方を動作させることのできるシステムの必要が存在する。このような改良されたシステムは、したがって、製造業者が、新しい技術または古い技術のいずれかの選択を含めて顧客に広範囲のシステムを提供でき、供給できるようにすると同時に、製造業者の在庫、流通および組立の問題を軽減することができる。

【0011】さらに、本発明は、製造業者が、基本システムに対するかなりの変更またはコストのかなりの増加のいずれをも伴わずにそれを行えるようにする。

[0012]

【発明が解決しようとする課題】

> 【0013】したがって、本発明は、3.3V DIM MまたはDDR DIMMのいずれかを使用することの できる改良されたシステムをもたらす。

【0014】したがって、本発明の目的は、3.3V DIMMまたはDDR DIMMのいずれかに適応する ことのできる単一のメモリ・システムを提供することで 30 ある。これは、特に、古い(3.3V)レシーパ/ドラ イパ回路とダブル・レート(DDR)レシーバ/ドライ バ回路の両方を有する、そのようなメモリ記憶システム で使用されるメモリ・コントローラ回路と、それに結合 されたメモリ・システム内のDIMMの種類を識別する ための手段と、識別されたDIMMのアクセスに必要な (3.3V) レシーバ/ドライバ回路またはダブル・レ ート(DDR)レシーバ/ドライバ回路のいずれかを選 択するための手段と、選択されたレシーバ・ドライバ回 路を識別されたDIMMに相互接続するデータ問合せ線 40 に終端を追加または除去するための手段と、データ・イ ンターフェース電圧レベルおよびアドレス・コマンド電 圧レベルを変更するための手段とを提供することによっ て達成される。

【0015】したがって、本発明のもう1つの目的は、 3.3V DIMMまたはDDRDIMMのいずれかに アクセスでき、DIMMのアクセスに使用されるデータ ・パス上で正しい終端を提供する、単一のメモリ・シス テムを提供することである。

[0016]

【発明の実施の形態】ここで図1および図2を参照し

て、通常のメモリ・システムの、全般的に本発明に関す る部分を説明する。図1は、通常のメモリ・システムの 一部の部分的なブロック図であり、プロセッサ、クロッ ク、メモリ・コントローラおよびデータ記憶デバイスか ら形成されるメモリが互いにどのように結合されるかを 示す図である。図1および図2では、複数のデータ記憶 デパイスすなわち、以下ではDIMMと呼称するデュア ル・インライン・メモリ・モジュール11を含むメモリ 10が示されている。これらのDIMM11のそれぞれ には、従来技術で周知の通り、多数のデータ・ビットま たはビットが含まれる。メモリ10を形成するための多 数のそのようなDIMMの相互接続も、当技術分野で周 知であり、本明細書で説明する必要はない。メモリ10 は、1つまたは複数のクロック線14を介してクロック 12に結合され、アドレス・バス (ADDR) 18、コ マンド・バスまたは制御バス(CNTL)20および複 数のデータ問合せ線を含むデータ・バス (DATA) 2 1を介してメモリ・コントローラ16に結合される。メ モリ・コントローラ16は、さらに、1つまたは複数の 追加クロック線22を介してクロック12に結合され、 アドレス・バス25、制御バス27およびデータ線29 を介してプロセッサ23に結合され、しばしば、アドレ ス・パス26、制御バス28およびデータ線30を介し てグラフィックス・コントローラ24に結合される。プ ロセッサ23は、1つまたは複数の信号線34を介して クロック12にも結合される。メモリ・コントローラ1 6は、さらに、アドレス・バス32および制御バス33 を介して1つまたは複数の入出力バス31に結合され る。

【0017】メモリ・コントローラ16には、複数のレ シーバ/ドライバ回路39が含まれ、レシーバ/ドライ バ回路39のそれぞれは、データ・バス21を形成する データ問合せ線のうちのそれぞれの1つを介して、メモ リ10を形成するDIMMのそれぞれのそれぞれのデー タ・ビットに結合される。他のドライバ回路15は、ア ドレス・パス18および制御パス20上で3.3Vをセ ットするのに使用される。

【0018】メモリ・コントローラ16に含まれるレシ ーパ/ドライバ回路39の数と、データ・バス21内の データ問合せ線の数は、メモリ10内の各DIMMのデ ータ幅と等しい。したがって、たとえば、各DIMMが 64のデータ幅を有すると仮定される場合には、64個 のレシーパ/ドライバ回路と、データ・バス21内の6 4本のデータ問合せ線が必要になり、その結果、各デー 夕問合せ線が、各DIMMの特定のデータ・ピット位置 をそれぞれのレシーバ/ドライバ回路に相互接続するよ うになる。この形で、単一のDIMM内の単一のビット を、当技術分野で周知の形で読み書きすることができ る。そのようなシステムの使用および設計は、当業者に 周知であるから、このシステムおよびその使用および動 50 ットでは、データ問合せ線が両端で終端されることを必

作のこれ以上の説明を、本明細醇で提示する必要はな

【0019】図2に、図1に示されたメモリ10が、 3. 3VのDIMM35、36、37および38から形 成される時の配置の詳細を概略的に示す。例示のみの目 的で、図2には、データ・バス21内の単一の信号デー 夕問合せ線を介して4つのDIMM35、36、37お まび38だけに結合される、単一のレシーバノドライバ 回路39aだけを有するメモリ・コントローラ16を示 10 す。多数のこのようなDIMMが、通常はメモリ10内 で使用され、システムで使用されるDIMMのデータ幅 によって必要になるものと同数のレシーバ/ドライバが 存在することを、当業者であれば理解するであろう。す なわち、メモリ・コントローラ16に含まれるレシーバ /ドライバ回路39の数と、データ・バス21内のデー 夕問合せ線の数は、メモリ10内の各DIMMのデータ 幅と等しい。さらに、ドライバ回路15の数は、アドレ ス・バス18および制御バス20のすべての信号線に所 望の電圧レベルを供給するのに十分な数である。

- 【0020】この図2では、データ・バス21内の多数 のデータ問合せ線のうちの1つにすぎない単一のデータ 問合せ線21aだけが、メモリ10を形成する複数の 3. 3 VのD I MM 3 5、3 6、3 7 および 3 8 のそれ ぞれの特定の記憶位置をレシーバ/ドライバ回路39a に接続することが図示されていることを明瞭に理解され たい。やはり、このようなデータ問合せ線、レシーバ/ ドライバ回路、記憶ビットおよびそれらの相互接続、動 作および使用は、当産業で周知であるから、これ以上の 説明は不用と思われる。
- 【0021】この図2に示されたレシーバ/ドライバ回 路39aは、それぞれのデータ問合せ線を介して問合せ すなわち読取または書込が行われなければならない3. 3 V D I MMだけを用いて動作することのできる、従来 技術 (3.3V) のレシーバ/ドライバである。そのよ うなデータ問合せ線のそれぞれは、そのソースまたは近 端すなわち、レシーバ/ドライバに隣接する端で、それ ぞれのレシーバ/ドライバ回路に接続され、他端または 遠端すなわちレシーバ/ドライバから離れた端で、各D IMMの特定のデータ・ビットに接続される。この図2 40 では、データ問合せ線が、ソース端並列終端も遠端並列 終端も有しないことに留意されたい。ドライバ回路15 も、アドレス・バス18および制御バス20に3、3V を供給することだけができる (3.3V) ドライバ回路

【0022】図3は、図1のメモリ・コントローラ16 およびデータ・バス21の両方を、メモリ・システムが DDR DIMMを使用できるようにするためにどのよ うに変更しなければならないかを示すブロック図であ る。上で述べたように、DDRDIMMは、分岐接続ネ 要とする。すなわち、データ問合せ線のそれぞれは、そ のソース端または近端と、その遠端または端末端で終端 を設けられなければならない。

【0023】これらの終端は、下で述べるように、異な る配置および組合せを仮定することができる。たとえ ば、図6に、メモリ・コントローラ16と複数のDIM M71、72、73および74の間に結合され、抵抗4 9として図示されたソース直列終端を設けられたデータ 問合せ線70を示す。図7に、メモリ・コントローラ1 結合され、抵抗63として図示された、データ問合せ線 70を電圧VTTに結合する遠端並列終端を設けられたデ ータ問合せ線70を示す。図8に、メモリ・コントロー ラ16と複数のDIMM71、72、73および74の 間に結合され、抵抗65として図示された、データ間合 せ線70を電圧V_{TT}に結合するソース並列終端と、抵抗 63として図示された、やはりデータ問合せ線70を電 圧VTTに結合する遠端並列終端とを設けられたデータ問 合せ線70を示す。

【0024】これらのさまざまな終端を、実際の構成で 20 はさらに組み合わせることができることを理解された い。たとえば、DIMMの速度が、データ問合せ線のソ ース端のソース直列終端と遠端並列終端を設けることを 必要とするか、直列および並列の両方のソース終端およ び遠端並列終端を必要とする場合がある。

【0025】やはり、上で述べたように、メモリ・コン トローラ16のレシーバ/ドライバ回路の数と、データ ・バス21のデータ問合せ線の数は、各DIMMのデー 夕幅と等しくなければならず、アドレス・バス18およ び制御バス20に印加される電圧またはインターフェー ス・レベルは、3.3V DIMMによって要求される 3. 3 V より低いすなわち、2. 5 V でなければならな いことを想起されたい。したがって、図3のコントロー ラ16aは、2.5Vのアドレス・バスおよび制御バス ・ドライバ15aとDDRレシーバ/ドライバ39bと 共に図示されている。やはり、説明を明瞭にし、例示を 簡単にするだけの目的で、図3には、単一のデータ問合 せ線21bを介して、メモリ10に挿入される複数のD DR DIMM41、42、43および44に結合され る、単一のDDRレシーバ/ドライバ39bのみと共に 40 メモリ・コントローラ16が図示されている。DDR DIMMは、終端されたデータ問合せ線を必要とするの で、DDRレシーバ/ドライバ39bは、その近端また はソース端でデータ問合せ線21bを終端する直列抵抗 45と、その遠端でデータ問合せ線21bを終端する、 データ問合せ線21bと電圧V_{TT}の間に結合された並列 抵抗46を設けられた、DDRレシーバ/ドライバであ る。

【0026】直列ソース抵抗45は、DDRレシーバ/ ドライバ39b内で設計し、その一部として含めること 50 を担持するシステム・ボードに直接に取り付けることが

ができることに留意されたい。遠端の並列抵抗46は、 DDR DIMMだけが必要とするので、また、DDR DIMM電圧インターフェースは、少ない振幅すなわ ち、3.3V DIMMインターフェースが必要とする 3. 3 Vに対して 2. 5 V であるので。 D D R D I M Mは、3.3V DIMMより低電圧のデバイスである から、3.3V DIMMとそれに関連する3.3Vレ シーパ/ドライバおよびバス・ドライバを、DDR D IMMおよびそれに関連するDDRレシーパノドライバ 6と複数のDIMM71、72、73および74の間に 10 およびパス・ドライバと交換または置換することはでき ず、その逆も同様である。また、前に述べたように、ア ドレス・バス18および制御バス20の電圧レベルをセ ットするアドレス・バスおよび制御バス・ドライバ15 aは、従来技術の3.3V DIMM回路が必要とする 3. 3 V より低い電圧である2. 5 V を供給しなければ ならない。

> 【0027】この交換可能性の欠如が、上で述べた在 庫、流通および他の問題を引き起こし、システム製造業 者が、新しいDDRシステムを導入すると同時に古い 3.3 Vシステムの製造を継続することを必要とする。 【0028】本発明は、これらの障害を終わらせ、上で 述べた問題を解決する解決策を提供する。本発明は、同 ーのデータ・バスを介して3.3V DIMMとDDR DIMMの両方にアクセスすることができる独自の電 子データ記憶システムを提供することによってこれを達 成する。本発明は、メモリが3.3V DIMMまたは DDR DIMMのいずれかを使用できるように、必要 に応じて自動的に変更することのできるデータ問合せ線 と共に、3.3V DIMMまたはDDR DIMMの 30 いずれかに適合することのできる独自のメモリ・コント ローラを使用することによってこれを達成する。本発明 では、データ問合せ線に、たやすく簡単に自動的に変更 された終端または終端の除去を提供でき、これによっ て、メモリ10に、データ問合せ線が遠端の終端を有し ないことを必要とする3.3V DIMMまたは、デー 夕問合せ線の遠端に並列終端が設けられることを必要と するDDR DIMMのいずれかを挿入できるようにす る。

【0029】本発明を、図4に具体的に示す。この図4 は、3.3V DIMMレシーバ/ドライバ回路とDD R DIMMレシーパ/ドライバ回路の両方と、メモリ 10に結合され、それぞれ終端ボード67および68に 結合されるデータ問合せ線50および51から形成され るデータ・パスと共に、異なる電圧レベルにセットする ことができるアドレス・バス・ドライバおよび制御バス ・ドライバとを含む独自のメモリ・コントローラ16b のプロック図を示す図である。別々の終端ボードが必要 ではないことに留意されたい。その代わりに、終端ボー ド67および68の要素を、たとえば、メモリ・ボード

できる。このメモリ・コントローラ16bを、図1に示 されたメモリ・コントローラ16と置換し、メモリ10 に終端ボード67および68を追加することによって、 図1のシステムを、新しいDDR DIMMならびに古 い3. 3V DIMMと共に動作するようにすることが できる。

【0030】この図4に示された独自のメモリ・コント ローラ16 bは、2.5 Vと3.3 Vの両方の電圧レベ ルを供給するようにセットすることができるドライバ9 4と、それぞれが3.3Vレシーバ/ドライバ回路とD 10 DRレシーバ/ドライバ回路を含むレシーバ/ドライバ ・セット75および76と、メモリに挿入されたDIM Mの種類を識別するためのDIMM識別回路手段77 と、システム・データ・バスを構成するデータ問合せ線 に末端終端を結合するために終端ボード67および68 を活動化するためのストローブ手段とを備える。

【0031】DIMM識別回路手段77は、DIMMが 活動化された時にDIMMからの識別信号を認識するた めの比較器回路のように単純なものとすることができ る。DIMM職別回路手段77は、メモリ10に挿入さ 20 れたDIMMの種類を識別し、DDR DIMMがメモ リ10に挿入されていることがわかった時に、ストロー ブ線78を介して終端ボード67および68にスイッチ 活動化パルスを送るために、メモリ・コントローラ16 b内に設けられる。DIMMは、3.3V DIMMで あれDDR DIMMであれ、製造時に各DIMMに組 み込まれる、シリアル・プレゼンス・デテクト (Serial Presence detects、SPD) とも称するプログラム可 能読取専用メモリ(PROM)回路などの識別手段を設 けられる。このPROMには、3.3V DIMMまた 30 84および85の第2入力に結合される。これらの選択 はDDR DIMMのいずれかとしてDIMMを識別す るコードが書き込まれる。したがって、メモリ10に挿 入されるDIMMは、DIMM識別回路手段77に対し てその種類すなわち3.3VDIMMまたはDDR D IMMを職別するようにすることができる。このような PROMの読み書きに適した多数の回路が、広く知られ ており、当業者が簡単に入手できるので、これ以上の説 明は不要と見なされる。メモリ・コントローラがその電 圧を3.3V DIMMまたはDDR DIMMのいず れかが必要とするレベルに調整できるようにするための 40 数の入力のうちの選択された1つの入力だけをその出力 他の技法が、既知であり、当業者が簡単に入手できるの で、これ以上の説明は不要と見なされる。

【0032】やはり、メモリ・コントローラ16内のレ シーバ/ドライバ回路の数は、メモリ10に挿入された DIMM52、53、54および55のそれぞれのデー タ幅と同一でなければならず、したがって、メモリ10 に挿入されたDIMM52、53、54および55のそ れぞれが、64データ・ビットを有すると仮定される場 合には、各DIMMの全ビットを問い合わせるために6

/ドライバ回路の各組は、3.3Vレシーバ/ドライバ 回路とDDRレシーバ/ドライバ回路を含むので、現在 の例では、メモリ・コントローラ16が、合計128個 のレシーパ/ドライバ回路を結合されることになること に留意されたい。また、ドライバ94は、アドレス・バ ス18および制御バス20に所望の電圧レベルを供給す るのに十分な数でなければならない。

*【0033】しかし、本発明の図面と説明の両方をわか りやすくするために、メモリ・コントローラ16bは、 この図4では、2組のレシーバ/ドライバ・セット75 および76だけを有する状態で図示されている。レシー パ/ドライバ・セット75および76のそれぞれは、1 つの3. 3 V レシーバ/ドライバと1 つの D D R レシー バ/ドライバから形成される。したがって、レシーバ/ ドライバ・セット75は、3.3Vレシーバノドライバ 80とDDRレシーパ/ドライバ81から形成され、レ シーバ/ドライバ・セット76は、3.3Vレシーバ/ ドライバ82とDDRレシーバ/ドライバ83から形成 される。

【0034】この配置は、当業者に簡単に明白になる多 数の可能な配置のうちの1つにすぎないことに留意され

【0035】3.3Vレシーバ/ドライバ80および8 2のそれぞれは、それぞれの選択回路84および85の 第1入力にそれぞれ結合されるそれぞれの出力80aお よび82aを有する。DDRレシーバ/ドライバ81お よび83のそれぞれは、それぞれのソース終端86およ び87を介してそれぞれの出力81aおよび83aに接 続され、出力81aおよび83aは、それぞれ選択回路 回路84および85の出力は、それぞれのデータ問合せ 線50および51を介して、メモリ10に挿入されたD I MM 5 2 、 5 3 、 5 4 および 5 5 のそれぞれのビット ・データ・ビットに接続される。

【0036】上で説明したアプローチは、本発明を実施 するための可能な方法の1つにすぎず、異なる回路およ び他の実施態様が、当業者には簡単に明白になることに 留意されたい。

【0037】選択回路84および85は、たとえば、複 に渡す、マルチプレクサ (MUX) またはOR回路また は他の適当な回路とすることができる。選択回路84お よび85のそれぞれの出力は、それぞれのデータ問合せ 線50および51を介して、メモリ10に挿入されたD IMM52、53、54および55のそれぞれの選択さ れた記憶ビット位置と、それぞれの終端ボード67およ ぴ68に接続される。

【0038】本発明は、データ・バス21を形成する各 データ問合せ線が、それによって終端を制御可能に追加 4組のレシーパ/ドライパ回路が必要になり、レシーパ 50 され除去されることができ、メモリ・コントローラ内の

レシーバ/ドライバ回路の各組について1つのデータ線 だけが必要になるようにする手段を提供する。したがっ て、図では、データ問合せ線50および51は、それぞ れの終端ボード67および68に担持されたそれぞれの ピット・スイッチ88および89と、各DIMM52、 53、54および55の異なる特定のビット位置に接続 されている。

【0039】ビット・スイッチ88および89のそれぞ れは、それぞれデータ問合せ線50および51が接続さ れる入力電極88aおよび89aを有する。ビット・ス 10 イッチ88および89は、それぞれ遠端終端90および 91を介して、通常は1. 25 V だが1. 4 V までの範 囲とすることができる電圧VTTに結合された電圧線92 に接続される、それぞれの出力電極88bおよび89b を有する。ビット・スイッチ88および89は、さら に、各カードのビット・スイッチ88および89を開閉 し、これによって、必要に応じて遠端終端90および9 1をデータ問合せ線に結合または結合解除するためのト グル入力88cおよび89cを設けられる。トグル入力 リ・コントローラに結合され、これによって制御され る。

【0040】アドレス・バス18および制御バス20 は、DDR DIMMと共に使用される時には2.5V にセットされなければならず、3.3V DIMMが必 要とする3.3 Vにすることはできない。これは、メモ リ・コントローラ16b内に、メモリ10に挿入された DIMMの必要に応じて、アドレス・バス18および制 御バス20に3. 3Vまたは2. 5Vのいずれかを供給 するように簡単に設定できる、プッシュ・プル・ドライ バなどのアドレス・バスと制御バスのドライバ94を設 けることによって達成される。

【0041】当初は、3.3Vレシーパノドライパ8 0、DDRレシーバ/ドライバ81、3.3Vレシーバ /ドライバ82およびDDRレシーバ/ドライバ83 は、すべてがオフになっており、終端ボード67および 68上のピット・スイッチ88および89は、開いてお り、データ問合せ線50および51は、開放端すなわ ち、遼端並列終端なしであり、ドライバ94はオフであ る。システムが電源を投入された時に、メモリ・コント ローラ16bは、DIMM識別回路手段77に、メモリ 10内のDIMM52、53、54および55への問合 せを行わせる。DIMM52、53、54および55 が、それ自体を3.3V DIMMとして識別する場合 には、DIMM職別回路手段77は、レシーバノドライ バ・セット75および76のそれぞれの3.3Vレシー パ/ドライバ80および82を活動化すなわちオンに し、選択回路が、3.3Vレシーバ/ドライバ80およ び82を、データ問合せ線50および51を介してDI

時に、ドライバ94は、アドレス・バス18および制御 バス20に3.3Vを供給するようにセットされる。D DRレシーバ/ドライバ81および83とストロープ線 78は、すべてが非活動状態またはオフのままであり、 ピット・スイッチ88および89は、通常の開状態のま まになる。ビット・スイッチ88および89が開なの で、データ問合せ線50および51は、非終端または開 放端のままになる。この形で、システムは3.3V D IMMシステムとして動作する。

【0042】しかし、システムの電源が投入された時 に、DIMM識別回路手段77が、メモリ10内のDI MM52、53、54および55に問い合わせ、DIM M52、53、54および55が、それ自体をDDR DIMMとして識別する場合には、レシーバノドライバ ・セット75および76のDDRレシーバ/ドライバ8 1および83が活動化すなわちオンにされ、3.3Vレ シーパ/ドライバ80および82はオフのままになる。 これと同時に、DIMM識別回路手段77は、ストロー ブ線78を介してビット・スイッチのトグル入力88c 88cおよび89cは、ストローブ線78を介してメモ 20 および89cに信号を送って、ビット・スイッチ88お よび89を閉じ、これによって、それぞれの遠端終端9 0および91を介してデータ問合せ線50および51を V_{TT}の電圧線92に接続する。それと同時に、メモリ・ コントローラ16 b内のメモリ・バスおよび制御バス・ ドライバ94は、2.5Vレベルにセットされて、メモ リ10に挿入されたDDR DIMMが必要とするその 電圧レベルを、アドレス・バス18および制御バス20 に供給する。したがって、データ・バス内のすべてのデ ータ問合せ線が、終端され、データ、アドレスおよびコ 30 マンドのインターフェースすなわち電圧レベルが、シス テムが DDR DIMMシステムとして動作するのに必 要な電圧または状態にセットされる。

> 【0043】したがって、図1のシステム内で、変更さ れたメモリ・コントローラ16bを設け、データ間合せ 線の遠端に並列終端を結合し、データ、アドレスおよび 制御(またはコマンド)線上の電圧を変更するための手 段を設けることによって、本発明は、データ記憶装置 に、データ問合せ線が開放端すなわち終端なしであるこ とを必要とするモジュールまたはデータ・バスが終端さ 40 れることを必要とするモジュールのいずれかを挿入する ことができる記憶システムを提供する。

【0044】したがって、本発明は、遠端を終端された データ問合せ線を必要としない3.3V DIMMまた は、遠端を終端されたデータ問合せ線を必要とするDD RDIMMを挿入することのできるデータ記憶メモリ・ システムを提供する。

【0045】図5は、図4に示されたものと実質的に同 ーであるが、さらにソース端並列終端が設けられてい る、本発明のブロック図である。この図5の動作は、上 MM52、53、54および55に結合する。それと同 50 で述べた図4の動作と同一であり、したがって、その動

作の詳細をここで繰り返す必要はない。 図5は、特に、 ソース端直列終端であるソース終端86および87と、 ソース端並列終端98および99を設けられたDDRレ シーパ/ドライバ81および83を示す図である。図5 に示されたこの回路は、したがって、メモリ10に挿入 されたDDR DIMMが、関連するデータ問合せ線5 0および51の両端が並列終端に結合されることを必要 とする時に使用することができる。

【0046】したがって、終端を選択的に提供すること ができ、これによって、データ問合せ線が開放端すなわ 10 ち終端なしであることを必要とするモジュールまたはデ ータ・バスが終端されることを必要とするモジュールの いずれかをデータ記憶装置に挿入することを可能にする データ・バスを介してシステム内のデータ記憶装置に結 合される異なるドライバ/レシーバ回路を設けられた電 子データ記憶システムを説明した。

【0047】これによって、本発明の好ましい実施例の 説明を終える。

【0048】まとめとして、本発明の構成に関して以下 の事項を開示する。

【0049】(1)データ・バスを介してデータ記憶メ モリ・デバイスにアクセスするためのデータ記憶システ ムであって、メモリ記憶装置と、前記メモリ記憶装置を 挿入された複数のデータ記憶装置と、メモリ・コントロ ーラと、前記メモリ・コントローラを前記データ記憶装 置に結合する複数のデータ問合せ線を含むデータ・バス と、複数のデータ線終端と、前記メモリ記憶装置を挿入 された前記データ記憶装置が必要とする時に前記データ 問合せ線のうちのそれぞれの1つに前記終端のそれぞれ の1つを選択的に適用するために前記メモリ・コントロ ーラに結合された手段とを含むデータ記憶システム。

- (2) 前記終端が前記データ問合せ線に結合される時 に、前記データ問合せ線の電圧レベルを変更するため に、前記データ問合せ線のそれぞれの1つに結合された 前記終端に結合された電圧手段をさらに設けられる、上 記(1)に記載のデータ記憶システム。
- (3) 前記メモリ・コントローラを前記データ記憶装置 に結合するアドレス・バスおよびコマンド・バスと、前 記データ・バス、アドレス・パスおよびコマンド・バス る、上記(1)に記載のデータ記憶システム。
- (4) 前記メモリ・コントローラが、複数のレシーバ/ ドライバ回路の組と、前記データ記憶システム内のビッ ト記憶デバイスの種類を判定するための手段とを結合さ れる上記(3)に記載のデータ記憶システム。
- (5) 前記レシーバ/ドライバ回路の各組が、1組のレ シーバ/ドライバ回路を含み、前記組の一方のレシーバ /ドライバ回路が、3.3V DIMMと共に動作する ために設計され、前記組の他方のレシーバノドライバ回 路が、DDR DIMMと共に動作するために設計され 50

る上記(4)に記載のデータ記憶システム。

- (6) 各データ問合せ線が、前記データ記憶システム内 のそれぞれのビット記憶デバイスと、選択回路を介して レシーバ/ドライバ回路のそれぞれの組と、スイッチを 介して並列線終端とに結合される上記(4)に記載のデ ータ記憶システム。
- (7) 前記レシーバ/ドライバ回路の各組が、選択回路 を介してそれぞれのデータ問合せ線に結合される上記
- (5) に記載のデータ記憶システム。
- (8) 各選択回路が、マルチプレクサである上記 (7) に記載のデータ記憶システム。
 - (9) 各選択回路が、比較器である上記 (7) に記載の データ記憶システム。
- (10) 前記メモリ・コントローラが、データ問合せ線 を介して前記メモリに結合された、複数の低電圧レシー バ/ドライバ回路およびダブル・レート・レシーバ/ド ライバ回路の両方と、前記メモリ内のDIMMの種類を 職別するための手段と、前記職別されたDIMMにアク セスするために、低電圧レシーバ/ドライバ回路または 20 ダブル・レート・レシーバ/ドライバ回路のいずれかを 選択するための手段と、前記選択されたレシーバ・ドラ イバ回路を識別されたDIMMに相互接続する前記デー 夕問合せ線に、前記識別されたDIMMが終端を必要と する時に、終端を追加または除去するための手段とを含 む上記(3)に記載のデータ記憶システム。
- (11) データ・バスを介してデータ記憶メモリ・デバ イスにアクセスするためのデータ記憶システムであっ て、メモリ記憶装置と、選択されたデータ・インターフ ェース電圧レベルを有し、前記メモリ記憶装置を挿入さ 30 れた複数のデータ記憶装置と、メモリ・コントローラ と、複数の並列終端と、前記メモリ・コントローラに結 合された複数のレシーバ/ドライバ回路と、前記レシー パ/ドライバ回路と前記データ記憶装置との間に結合さ れた複数のデータ問合せ線を含むデータ・バスと、近端 をそれぞれのレシーバ・ドライバに結合され、遠端を前 記データ記憶装置に結合された、前記複数のデータ問合 せ線のデータ問合せ線のそれぞれと、終端が前記メモリ 記憶装置を挿入された前記メモリ記憶装置によって要求 された時に、前記データ問合せ線のそれぞれの遠端にそ の電圧レベルを変更するための手段とをさらに設けられ 40 れぞれの並列終端を選択的に適用するために前記メモリ ・コントローラに結合された手段とを含むデータ記憶シ ステム。
 - (12)複数のデータ記憶メモリ・モジュールからなる メモリと、メモリ・コントローラと、前記データ記憶モ ジュールと前記メモリ・コントローラとの間に結合され た複数のデータ問合せ線からなるデータ・バスと、前記 データ問合せ線に終端を選択的に提供し、これによっ て、前記データ記憶メモリ・モジュールが、前記データ 問合せ線が開放端であることを必要とするモジュールま たは前記データ・バスが終端されることを必要とするモ

ジュールのいずれかを使用することを可能にするための 手段とを含むデータ記憶システム。

(13) 前記メモリ・コントローラが、レシーパノドラ イバ回路の複数の組を含み、レシーバ/ドライバ回路の 各組が、第1のレシーバ/ドライバ回路と第2のレシー バ/ドライパ回路とを含み、前記メモリ・コントローラ が、前記データ記憶システム内でそれに結合されたDI MMの種類を識別するための手段と、前記識別されたD IMMへのアクセスのために必要な、レシーバ/ドライ パ回路の各組の前記第1のレシーバ/ドライバ回路また 10 ック図である。 はレシーバ/ドライバ回路の各組の前記第2のレシーバ /ドライバ回路のいずれかを選択するための、レシーバ /ドライバ回路の各組に結合された手段と、前記データ 問合せ線上の終端を必要とする記憶装置に前記データ記 憶システムがアクセスできるようにするために、前記デ ー夕問合せ線に終端を追加するための手段とを含む上記 (11) に記載のデータ記憶システム。

(14) 前記メモリ・コントローラが、さらに、前記メ モリに結合された、アドレス・バスおよび制御バスと、 異なる電圧レベルにセットすることのできるアドレス・ 20 【図 7】遠端並列終端を有するデータ問合せ線のブロッ バスおよび制御バス・ドライバと、各組が3.3V D IMMレシーバ/ドライバおよびDDR DIMMレシ ーバ/ドライバを含むレシーバ/ドライバ回路の組と、 前記メモリに挿入された記憶装置の種類を識別するため の識別回路手段と、それぞれの並列終端を各データ問合 せ線の端に結合するためにビット・スイッチを活動化す るための手段とを含む上記(12)に記載のデータ記憶 システム

(15) 前記識別回路手段が、比較器回路である、上記 (14)に記載のデータ記憶システム。

(16) 前記メモリ・コントローラ内の前記識別回路手 段が、DDR DIMMが前記メモリに挿入されている ことがわかった時に、ストローブ線を介して前記終端に スイッチ活動化パルスも送る、上記(14)に記載のデ ータ記憶システム。

(17) 前記DIMMが、シリアル・プレゼンス・デテ クト (SPD) 識別手段を設けられる、上記 (14) に 記載のデータ記憶システム。

【図面の簡単な説明】

【図1】通常、システム内でプロセッサ、メモリ・コン 40 84 選択回路 トローラおよびメモリがどのように配置されるかを示す プロック図である。

【図2】メモリ・コントローラ、3.3V DIMMを 挿入されたメモリおよび相互接続するデータ問合せ線を 示す、図1の部分のより詳細なブロック図である。

【図3】メモリ・コントローラ、DDR DIMMを挿

入されたメモリおよび相互接続するデータ問合せ線を示 す、図1の部分のより詳細なブロック図である。

18

【図4】DDR DIMMまたは3.3V DIMMの いずれかを挿入されたメモリと共にコントローラを使用 できるように、遠端並列終端に結合するか結合を解除す ることのできるデータ問合せ線と、それに関連するソー ス直列終端とを散けられた、3.3 V レシーバ/ドライ が回路とDDR レシーバ/ドライバ回路の両方を有する 改良されたメモリ・コントローラを示す、本発明のプロ

【図5】DDR DIMMまたは3.3V DIMMの いずれかを挿入されたメモリと共にコントローラを使用 できるように、遠端並列終端と結合するか結合を解除す ることのできるデータ問合せ線と、それに関連するソー ス端並列終端とを設けられたDDRレシーバノドライバ 回路を有する、図4の改良されたメモリ・コントローラ を示す、本発明のブロック図である。

【図6】ソース直列終端を有するデータ問合せ線のブロ ック図である。


ク図である。

【図8】ソース並列終端と遠端並列終端を有するデータ 問合せ線のブロック図である。


【符号の説明】

- 10 メモリ
- 16b メモリ・コントローラ
- 18 アドレス・バス
- 20 制御パス
- 50 データ問合せ線
- 30 52 DIMM
 - 53 DIMM
 - 54 DIMM
 - 55 DIMM
 - 67 終端ボード
 - 75 レシーパ/ドライバ・セット
 - 77 DIMM識別回路手段
 - 78 ストローブ線
 - 80 3.3 V レシーバ/ドライバ
 - 81 DDRレシーパ/ドライバ


 - 86 ソース終端
 - 88 ビット・スイッチ
 - 90 遠端終端
 - 92 電圧線
 - 94 ドライバ




【図2】




【図3】






[図4]



【図5】



フロントページの続き

(72)発明者 スチーブン・エイ・グランドン アメリカ合衆国05465 バーモント州ジェ リコ フットヒルズ・ドライブ77

(72)発明者 マーク・ダブリュー・ケロッグ アメリカ合衆国05452 バーモント州エセ ックス・ジャンクション コージュロイ・ ロード29